天天干天天操天天爱-天天干天天操天天操-天天干天天操天天插-天天干天天操天天干-天天干天天操天天摸

       DSP 設計流程課程提供了您所需的高級工具和專門技術，以開發(fā)更先進的低成本DSP 設計。這個中級課程講解了DSP 功能的實現(xiàn)，側重于講授如何使用SystemGenerator for DSP，以及HDL 設計流程，CORE Generator™軟件，設計實現(xiàn)工具，以及基于Modelsim 的HDL 協(xié)同驗證與基于Simulink 與JTAG 的軟硬件算法協(xié)同驗證，您將親自體驗采用從設計算法概念到硬件驗證，利用Xilinx FPGA 的功能來實現(xiàn)設計的整個過程。

        ?? 具備 VHDL 或Verilog 方面的基礎知識
        ?? 至少具備 6 個月的使用Xilinx 工具和FPGA 的設計經驗
        ?? MATLAB/Simulink 和Xilinx FPGA 的基礎知識
        ?? 數(shù)字信號處理理論在如 FIR 濾波器，混頻器以及FFT 變換算法等基本知識

        ?? 如何在設計過程中對算法的時間代價與硬件資源代價進行折衷考慮
        ?? 了解在 Simulink 環(huán)境中，算法如何影響FPGA 的硬件資源代價
        ?? 了解三種流程的優(yōu)、缺點(HDL, CORE Generator, System Generator)
        ?? 用 System Generator 從始至終實現(xiàn)一個設計
        ?? HDL 協(xié)同驗證與硬件協(xié)同驗證

        實驗1． 用VHDL 創(chuàng)建12 x 8 MAC
        實驗2． 用Xilinx CORE Generator 系統(tǒng)創(chuàng)建 12 x 8 MAC
        實驗3． 用Xilinx System Generator 創(chuàng)建12 x 8 MAC
        實驗4． 設計FIR 濾波器
        實驗5． 采用HDL 協(xié)同仿真及硬件協(xié)同仿真進行MAC FIR 濾波器驗證
        實驗6． 搭建DSP 控制系統(tǒng)
        實驗7． 設計MAC FIR
        實驗8． 采用PicoBlaze™微控制器進行設計
        實驗9． 創(chuàng)建參數(shù)化設計