
SOPC培訓(xùn)
熟練掌握FPGA相關(guān)開發(fā)工具的高級應(yīng)用
具備用FPGA器件獨立完成復(fù)雜電路設(shè)計的能力
熟練掌握參數(shù)化庫LPM模塊的使用
精通FPGA中鎖相環(huán)模塊及SignalTap的使用
精通SoPCBuilder的使用,能夠用NiosII軟件集成開發(fā)環(huán)境IDE建立用戶程序
掌握在NiosII系統(tǒng)中融入自己所設(shè)計IP的技術(shù);
能夠進(jìn)行復(fù)雜SoPC系統(tǒng)設(shè)計。
通過多路選擇器的設(shè)計,掌握使用Quartus11.1工具(包括圖塊編輯器)進(jìn)行項目開發(fā),同時掌握使用modelsim進(jìn)行后仿真及其調(diào)試技巧
參數(shù)化模塊庫中的加-減法器、ROM、RAM、雙口RAM及FIFO的使用
在Quartus II 下建立引用參數(shù)化模塊的目錄和設(shè)計項目
在Quartus II 下進(jìn)入設(shè)計資源引用環(huán)境
參數(shù)化加法-減法器的配置和確認(rèn)
參數(shù)化加法器的編譯和時序分析
復(fù)雜算術(shù)運算的硬件邏輯實現(xiàn)
鎖相環(huán)(LPM)模塊和SignalTap的使用 在QuartusII下建立引用參數(shù)化模塊的目錄和設(shè)計項目
在QuartusII下進(jìn)入設(shè)計資源引用環(huán)境
參數(shù)化鎖相環(huán)的配置和確認(rèn)
參數(shù)化鎖相環(huán)配置后生成的Verilog代碼
參數(shù)化PLL的實例引用
設(shè)計模塊電路引腳的分配
用Modelsim對設(shè)計電路進(jìn)行布局布線后仿真
Signal Tap II的使用
SignalTap II和其他邏輯電路調(diào)試工具的原理
調(diào)用SignalTap II的方法
QuartusII SoPCBuilder的使用 SoPCBuilder人機界面的介紹
將NiosII處理器核添加到系統(tǒng)
部件之間的連接的確定
系統(tǒng)內(nèi)存部件的確定
系統(tǒng)構(gòu)成部件的重新命名和系統(tǒng)的標(biāo)識符
基地址和中斷請求優(yōu)先級別的指定
Nios II復(fù)位和異常地址的設(shè)置
Nios II系統(tǒng)的生成
將配置好的Nios II核集成到MyNiosSystem項目中
用Nios II軟件集成開發(fā)環(huán)境IDE建立用戶程序
在NiosII系統(tǒng)中融入自己的IP
通過SOPC培訓(xùn)系統(tǒng)掌握復(fù)雜SOPC系統(tǒng)的設(shè)計